1. 负责数字逻辑电路设计,能够独立承担数字电路模块的开发与测试工作;
2. 编写验证计划,搭建测试平台,负责RTL代码的实现,仿真,验证以及综合和静态时序分析;
3. 负责FPGA逻辑子系统设计验证;
4. 负责产品设计报告、测试验证报告及调试报告的撰写。
1. 微电子、通信、集成电路设计、电子工程等相关专业;
2. 硕士及以上2年工作经验或本科5年以上工作经验;
3. 熟练运用verilog /SystemVerilog语言;
4. 熟练掌握数字集成电路设计流程及相关EDA工具;
5. 精通脚本语言(Shell/Perl/TCL);
6. 具有ADC/DAC或DDC/DUC相关数字部分设计经验者优先。